本實用新型提供了一種存儲器芯片內建自測試電路裝置,包括待測電路、寄存器、比較電路以及測試結果輸出模塊。待測電路用于根據原始測試向量生成測試數據信號。比較電路連接至待測電路和寄存器,用于對經過寄存器延遲后的原始測試向量和測試數據信號進行邏輯異或運算,生成用于表示待測電路是否有效的測試結果指示信號。測試結果輸出模塊用于根據測試結果指示信號,擇一輸出用于表示待測電路有效的有效測試結果和邏輯狀態指示值中的一種。不僅能夠判斷出待測電路是否有效,而且進一步得到待測電路的失效形態,即能夠從測試結果中直接得出測試數據信號的邏輯狀態,以及原始測試向量的邏輯狀態。不僅提高測試效率,而且便于后續對待測電路的檢修。
聲明:
“存儲器芯片內建自測試電路裝置” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)