本發明涉及一種芯片布線方法、芯片布線裝置、電子設備及存儲介質,芯片布線方法包括基于初始布線狀態報告中走線的布線參數,調整相鄰走線之間的布線間距,生成預測布線狀態報告;布線參數包括布線密度、走線類型和對應的經驗缺陷尺寸分布中至少一種;基于預測布線狀態報告對芯片進行布線設計。本發明解決了現有技術無法很好控制芯片缺陷引起芯片失效概率高的技術問題,本發明通過后端物理實現的方法來減少缺陷defect落在芯片走線上或是走線之間引起芯片失效的概率。
聲明:
“芯片布線方法、芯片布線裝置、電子設備及存儲介質” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)