一種半導體器件及其形成方法,所述形成方法可以包括:提供半導體襯底,所述半導體襯底包括芯片區以及切割道區;在所述半導體襯底的表面形成頂層金屬互聯結構;形成鈍化層,所述鈍化層覆蓋所述頂層金屬互聯結構,所述切割道區的鈍化層高于所述芯片區的鈍化層;對所述鈍化層進行刻蝕,以暴露出所述芯片區和切割道區內的頂層金屬互連結構。本發明方案有助于避免引線落在接地的測試鍵上,降低芯片發生短路失效的可能性。
聲明:
“半導體器件及其形成方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)