本發明提出了一種基于CMOS工藝的應用于射頻識別芯片的片上靜電放電(ESD)保護電路,它由芯片上用于連接芯片外部天線的兩個壓點對芯片地的靜電放電保護電路和芯片內部與壓點直接或者間接連接的電路兩部分構成,給出了電路結構與設計方法。射頻識別芯片產品(卡或標簽)的生產加工要經過芯片加工、測試與封裝等一系列復雜的工序,在整個生產過程中ESD現象比較嚴重,因此芯片的片上ESD保護電路是保證芯片避免ESD失效的重要措施。本發明提出的ESD保護電路考慮了人體模型(HBM)、機器模型(MM)和充電器件模型(CDM)三種放電模型,同時也兼顧了ESD保護電路的有效性以及對工藝的不敏感性,是一種魯棒性強的用于射頻識別芯片的ESD保護電路。
聲明:
“用于射頻識別芯片的靜電放電保護電路” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)