本發明揭露了一種半導體器件失效分析樣品制作以及分析方法,采用化學試劑去除部分芯片背面的封裝覆層,不暴露封裝覆層內的引線,保持引線框架和引腳的完整。這樣,可以同時檢測芯片上多個引腳之間的功能單元和金屬互連線,無須以引線為終端來檢測。并且能在芯片工作的狀態下進行整個芯片的檢測和失效分析,大大提高了效率。此外,還能避免機械的開蓋方法對芯片背面造成損害。
聲明:
“半導體器件失效分析樣品制作方法以及分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)