本發明提供了一種集成電路結構及其形成方法,集成電路結構包括襯底;層間介質層,形成于所述襯底上,所述層間介質層中形成有開口;擴散阻擋層,所述擴散阻擋層覆蓋所述開口的側壁和底壁;導電結構,填充于所述開口中,且所述導電結構的頂面高度低于所述擴散阻擋層的側壁的頂面高度;刻蝕停止層,覆蓋所述層間介質層的頂面、所述導電結構的頂面、所述擴散阻擋層的頂面和所述擴散阻擋層的部分側壁。通過利用化學機械研磨的工藝在研磨到擴散阻擋層時,增加過研磨工藝中研磨導電材料層的時間,去除所述開口內預定高度的導電材料層,增加后續的蝕刻停止層與所述擴散阻擋層側壁附著的表面積,使蝕刻停止層更牢靠,降低測試中刻蝕停止層剝離的風險。
聲明:
“集成電路結構及其形成方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)