一種半導體器件的形成方法,包括:提供半導體襯底,襯底包括PMOS晶體管區域;在襯底的PMOS晶體管區域上形成柵極、硬掩模;在柵極、以及硬掩模的表面形成第一側墻材料層,柵極表面的第一側墻材料層厚度大于硬掩模表面的第一側墻材料層;去除硬掩模表面的第一側墻材料層、以及柵極側壁上部分厚度的第一側墻材料層,殘留的第一側墻材料層構成第一側墻;進行濕式化學清洗;在硬掩模和第一側墻的周圍形成第二側墻;在PMOS晶體管區域中對應源漏極的位置形成凹槽、以及位于凹槽內的鍺硅層;至少去除部分厚度的硬掩模。本發明的技術方案解決了利用現有方法形成的半導體器件的電性能合格測試的結果不滿足要求的問題。
聲明:
“半導體器件的形成方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)