本申請公開了一種倒裝芯片中失效結構的位置標記方法以及分析方法,位置標記方法包括:獲取底部填充層中的失效結構在互連結構的陣列中的位置信息,位置信息以陣列的行列數表述;去除至少部分基板以形成暴露于外部的標記面,其中每個互連結構背離芯片的一端皆位于標記面上;在標記面上對位置信息所指示的位置做上標記。本申請提供的倒裝芯片中失效結構的位置標記方法以及分析方法,通過去除至少部分基板以形成將陣列中每個互連結構上背離芯片的一端皆暴露于外部的標記面,然后根據失效結構的位置信息在標記面上進行標記,實現了在倒裝芯片上對失效結構進行精準標記的目的,進而降低了獲取失效結構的橫向截面的操作難度。
聲明:
“倒裝芯片中失效結構的位置標記方法以及分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)