本發明提出一種嵌入式雙處理器系統的失效檢測電路,包括主微處理器、從微處理器、看門狗電路及電源電路。其中,看門狗電路與主微處理器相連,用于監測主微處理器的運行狀態,并在主微處理器出現異常時將其復位。主微處理器通過通訊電路與從微處理器相連,其與從微處理器進行實時通訊,并根據從微處理器的運行狀態向該電源電路發出一個使能信號。電源電路分別與主微處理器及從微處理器相連,用于根據主微處理器發送來的使能信號,提供或中斷從微處理器的工作電壓。本發明可以有效防止控制系統中主、從微處理器的異常狀態,并保證主、從微處理器的工作時序相同,其具有結構簡單、電路成本低、可靠性高的優點。
聲明:
“嵌入式雙處理器系統的失效檢測電路” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)