本發明是有關于一種三維制程監控(PROCESS CONTROL MONITOR;PCM)結構與使用方法,以在集成電路的制程中,進行三維集成電路連線的電性測試和失效分析。此方法至少包括:形成第一金屬化層;進行第一晶圓允收測試(WAFER ACCEPTANCE TESTING;WAT)步驟以測試第一金屬化層的導通性;形成復數個第一金屬介層窗(VIAS)于第一金屬化層的導電部上,且形成第二金屬化層,第二金屬化層包括有位于第一金屬介層窗上的復數個金屬島,其中此些金屬島是與第一金屬化層電性相通,以形成制程監控(PCM)結構;以及進行第二晶圓允收測試(WAT)步驟,以測試第一金屬化層的導通性。本發明能夠集成電路導通性缺陷的辨識和發現,同時克服現有習知技藝的其他缺點,從而更加適于實用。
聲明:
“集成電路的連線缺陷的檢測方法與制程監控電路結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)