本發明涉及一種硅通孔的測試結構,包括:半導體襯底;硅通孔,部分嵌于所述半導體襯底內;導電材料層,位于所述半導體襯底上方、所述硅通孔的外側并與所述硅通孔相連接;其中,所述硅通孔以及所述導電材料層構成電容測試結構。本發明提供了一種晶圓可接受測試(WAT)的測試結構,用硅通孔,硅通孔隔離層以及多晶硅來形成電容結構,通過測試該電容結構的電容值和電容的漏電,來(1)推算TSV隔離層的電性厚度,(2)測試TSV的漏電流大小。所述測試結構不僅有助于偵測TSV隔離層的隔絕能力,而且可以幫助出現問題時的PFA(物理失效分析)定位。
聲明:
“硅通孔的測試結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)