提供一種半導體存儲裝置,具有可瞬時進行涵蓋全地址空間的失效位圖的確認的單元。具備如下強制控制電路中的任意一種:對由特定的地址信號所選擇的內存單元的寫入數據或讀出數據的邏輯進行強制控制的數據邏輯強制控制電路(21),對由特定的行地址所選擇的內存單元的控制,強制進行與通常動作不同的控制的特定行強制控制電路(40),對由特定的列地址所選擇的內存單元的控制,強制進行與通常動作不同的控制的特定列強制控制電路(50)。該強制失效動作模式與通常動作模式可分別選擇。
聲明:
“半導體存儲裝置及檢查方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)