本發明公開了一種芯片存儲單元擾碼地址的驗證方法,包含:第一步,在芯片量產過程中,在線缺陷檢測中捕捉到存儲器內部的失效缺陷或者利用聚焦離子轟擊等手段人為制造缺陷導致存儲器失效;第二步,記錄失效芯片在晶圓上的地址及其失效缺陷在存儲單元內的物理地址;第三步,繼續完成芯片的制造;第四步,進行普通電學測試,得到失效單元的電學地址;第五步,根據存儲器結構設計和測試原理編寫轉換公式得到物理失效地址;第六步,將上述物理失效地址與第二步記錄的物理失效地址進行比對。本方法無需破片進行物理地址的確認,縮短了制樣周期,提高了存儲單元擾碼地址驗證的成功率。
聲明:
“芯片存儲單元擾碼地址的驗證方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)