一種形成用于包括多個硅層的芯片堆疊的體積減少的互連的方法,該方法包括:形成多個導電結構,導電結構的至少一個子集中的每個導電結構具有針對導電結構被轉移到其上的對應凸塊下冶金焊盤的導電材料的體積,該體積被配置為使得導電結構的未回流直徑與對應焊盤的直徑的比率為約三分之一比一或更??;將導電結構轉移到硅層;在基本上豎直的維度上堆疊硅層,使得給定硅層上的導電結構中的每個導電結構與鄰近硅層的下側上的對應電接觸位置對準;以及加熱互連,以便以冶金方式鍵合鄰近硅層的多個電接觸位置。
聲明:
“形成用于芯片堆疊的體積減少的互連的方法及其互連” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)