本發明公開了一種高速緩存失效的處理器訪存指令處理方法,該方法包括:利用全修改CACHE塊節省訪存帶寬,通過預測失效的存數指令寫高速緩存還是寫低層存儲系統,充分發揮兩種處理方法的優點。本發明減少了失效存數指令造成的存儲管理隊列發生阻塞的頻繁程度,避免了額外硬件開銷,節省訪存帶寬,降低了CACHE的失效率,實現存數指令對后面同一CACHE塊的取數指令的預取作用。
聲明:
“高速緩存失效的處理器訪存指令處理方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)