本發明公開了集成電路領域的一種輸出短路檢測電路,包括檢測模塊和比較模塊,所述的檢測模塊由連接電源端VDD的檢測電路R1、第三NMOS管N3,以及與第一NMOS管N1的源極連接的反饋電阻R2串聯而成;所述第三NMOS管N3的源極接所述的反饋電阻R2,漏極接所述的檢測電阻R1,所述比較模塊連接所述第三NMOS管N3的漏極,接收檢測模塊輸出的檢測信號Vsen;所述比較模塊還接收參考電壓信號Vref,當所述檢測信號Vsen的電位低于所述參考電壓信號Vref的電位時,所述比較模塊輸出高電平的指示信號Vsc。其技術效果是:其能在驅動電路處于飽和區驅動模式時對驅動電路進行短路檢測而不發生檢測失效。
聲明:
“輸出短路檢測電路” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)